Процессоры для классических компьютеров строятся на архитектуре x86. Своим названием она обязана ранним чипам компании Intel c модельными индексами 8086, 80186 и так далее. По данным пользователя Broly_X1 появление процессоров на новой архитектуре стоит ждать ближе к 4 кварталу 2022 года, а анонс произойдет осенью. По данным “Moore’s Law is Dead” Zen 4 увидит свет в третьем квартале следующего года. Процессор – это главное вычислительное устройство компьютера, которое выполняет все операции, необходимые для работы программ и обработки данных. Одной из ключевых особенностей архитектуры процессора является его «ядерность».
Cisc и Risc процессоры: архитектура, иерархия, разновидности
Случилось это в 50-60-х годах, когда на смену громоздким вакуумным лампам пришли полупроводниковые технологии. Тогда в качестве основного материала для их производства были выбраны кристаллы кремния. На них, с помощью различных технологий, вытравливаются миниатюрные транзисторы и связующие их цепи. С тех пор, на протяжении полувека, меняется в сторону уменьшения только размер транзисторов техпроцесс , и увеличивается их количество на кристалле. В условиях использования единой технологии и отсутствия практически применимых альтернатив, так как до массового внедрения квантовых процессоров еще далеко единственным способом приспособить вычислительные чипы под те или иные задачи — стало изобретение различных архитектур ЦП. Что такое архитектура процессора Архитектура процессора — это совокупность главных принципов его конструирования, общая схема расположения деталей на кремниевом кристалле и схема взаимодействия программного обеспечения с чипом. Если еще более упрощенно, то архитектура — это схема, по которой устроен процессор. За все время было создано много различных архитектур. Различия между ними касаются, главным образом, системы взаимодействия процессора с обрабатываемыми данными. Как работает архитектура процессора В конвейерной архитектуре данные обрабатываются последовательно, переходя от одного этапа к следующему. Например, на первом этапе процессор получает инструкцию, на втором — производится чтение данных из памяти, на третьем — осуществляется вычислительная операция, а на четвертой — выдача полученного результата.
Когда первый этап конвейера освобождается — он может приступить к выполнению следующей инструкции. Этот процесс можно сравнить с работой автозавода: когда работник прикручивает последнюю ступицу колеса — конвейер двигается дальше. Второй работник прикручивает колеса на ступицы, а первый — опять прикручивает ступицы на следующей машине. Количество стадий конвейера может быть разным. Если программа получает данные исправно, в них не содержится ошибок, то такой подход повышает производительность. Чем длиннее конвейер — тем больше операций выполняется за такт 1 герц частоты процессора.
Впрочем, сейчас практически никто не проверяет у процессора наличие поддержки MMX, так как все CPU, вышедшие за последние 5 лет, этот набор поддерживают гарантированно. Для справки приведем таблицу, на которой обобщена информация о поддержке различных расширенных наборов команд различными десктопными предназначенными для настольных ПК процессорами. Во всяком случае, так принято считать — хотя на самом деле еще в 1968 году инженеры Рэй Холт и Стив Геллер создали подобную универсальную микросхему SLFдля бортового компьютера истребителя F-14. Первый процессор работал на частоте 750 кГц. Сегодняшние процессоры от Intelбыстрее своего прародителя более чем в десять тысяч раз Тактовая частота — это то количество элементарных операций тактов , которые процессор может выполнить в течение секунды. Еще недавно этот показатель был для пользователей не то, что самым важным — единственным значимым! Многие пользователи пытались «разогнать» свой процессор при помощи специальных программ. Впрочем, частота процессоров и безо всякого разгона возрастала в геометрической прогрессии — в полном соответствии с так называемым «законом Мура» в свое время Гордон Мур предсказал, что каждые полтора года частота микропроцессоров будет удваиваться вместе с числом транзисторов на кристалле. Этот принцип успешно работал вплоть до 2004 г. Ведь размеры транзисторов «ужимать» до бесконечности нельзя. Уже сегодня процессоры производятся по 65-наномикронной технологии технология 65 нанометров , а толщина «подложки» транзисторов не превышает 1 нм всего 5 атомов. В ближайшие годы размеры транзисторов могут сократиться до 22 нм, что близко к физическому пределу. Одновременно с уменьшением размеров транзисторов резко возрастает количество тепла, которое выделяет работающий процессор — например у последних моделей Pentiumтепловыделение составляет около 120 ватт что соответствует двум бытовым электролампам! Этот 16-битный процессор мог работать с 1 Мбайт памяти по внешней 20-битной адресной шине. Первые ПК использовали производную процессора 8088, которая имела всего 8-битную внешнюю шину данных. Что интересно, системы управления в американских шаттлах используют процессоры 8086, и NASA пришлось в 2002 году покупать процессоры через eBay, поскольку Intel их больше не производила. Таблица 2 Характеристики 8086 80286: 16 Мбайт памяти, но всё ещё 16 битов Выпущенный в 1982 году, процессор 80286 был в 3,6 раза быстрее 8086 на той же тактовой частоте. Он мог работать с памятью объёмом до 16 Мбайт, но 286 всё ещё оставался 16-битным процессором. Он стал первым процессором x86, оснащённым диспетчером памяти memory management unit, MMU , который позволял работать с виртуальной памятью. Подобно 8086, процессор не содержал блока работы с плавающей запятой floating-point unit, FPU , но мог использовать чип-сопроцессор x87 80287. Intel выпускала 80286 на максимальной тактовой частоте 12,5 МГц, хотя конкурентам удалось добиться 25 МГц. Таблица 3 Характеристики 8026 386: 32-битный и с кэш-памятью Intel 80836 стал первым процессором x86 с 32-битной архитектурой. Вышло несколько версий этого процессора. Две наиболее известные: 386 SX Single-word eXternal , который использовал 16-битную шину данных, и 386 DX Double-word eXternal с 32-битной шиной данных. Можно отметить ещё две версии: SL, первый процессор x86 с поддержкой кэша внешнего и 386EX, который использовался в космической программе например, телескоп «Хаббл» использует этот процессор. Архитектура компьютера — Википедия Материал из Википедии — свободной энциклопедии Текущая версия страницы пока не проверялась опытными участниками и может значительно отличаться от версии, проверенной 5 января 2019; проверки требуют 5 правок. Текущая версия страницы пока не проверялась опытными участниками и может значительно отличаться от версии, проверенной 5 января 2019; проверки требуют 5 правок. Архитектура связана с программными аспектами. Аспекты реализации например, технология, применяемая при реализации памяти не являются частью архитектуры[1]. Выделяют несколько уровней организации компьютера компьютерной архитектуры , от двух и более:[1] Схема, иллюстрирующая многоуровневую структуру компьютера Уровень 0 Цифровой логический уровень, это аппаратное обеспечение машины, состоящий из вентилей. Электронные схемы исполняют машинно-зависимые программы. Совокупность регистров процессора формирует локальную память. Уровень 2 Уровень архитектуры системы команд, трансляция ассемблер. Уровень 3 Уровень операционной системы, трансляция ассемблер. Это гибридный уровень: одна часть команд интерпретируется операционной системой, а другая — микропрограммой. Уровень 4 Уровень языка ассемблера, трансляция компилятор. Четвертый уровень и выше используется для написания прикладных программ, с первого по третий — системных программ. Программы в удобном для человека виде транслируются на язык уровней 1-3. Уровень 5 Язык высокого уровня. Программы на языках высокого уровня транслируются обычно на уровни 3 и 4. Первая документально оформленная компьютерная архитектура находилась в переписке между Чарльзом Бэббиджем и Адой Лавлейс, описывающим механизм анализа. При создании компьютера Z1 в 1936 году Конрад Цузе описал в двух патентных заявках свои будущие проекты. Термин «архитектура» в компьютерной литературе можно проследить до работы Лайла Р. Джонсона, Фридриха П. Брукса-младшего и Мохаммада Усмана-хана. Все они были членами отдела машинной организации в основном исследовательском центре IBM в 1959 году. У Джонсона была возможность написать собственное исследовательское сообщение о суперкомпьютере Stretch, разработанном IBM в Лос-Аламосской национальной лаборатории в то время известном как Лос-Аламос Научная лаборатория. Чтобы описать уровень детализации для обсуждения роскошно украшенного компьютера, он отметил, что его описание форматов, типов команд, аппаратных параметров и улучшений скорости было на уровне «системной архитектуры» — термин, который казался более полезным, чем «машинная организация». Впоследствии Брукс, дизайнер стретч, начал главу 2 книги «Планирование компьютерной системы: проект Stretch», изд. Buchholz, 1962 , написав: «Компьютерная архитектура, как и другая архитектура, — это искусство определения потребностей пользователя структуры, а затем проектирования для максимально эффективного удовлетворения этих потребностей в рамках экономических и технологических ограничений. Позже прототипы компьютерной архитектуры были физически построены в виде транзисторно-транзисторной логической системы TTL , такой как прототипы 6800 и испытанного PA-RISC, и исправлены, прежде чем перейти к окончательной аппаратной форме. Начиная с 1990-х годов, новые компьютерные архитектуры обычно «строятся», тестируются и настраиваются внутри какой-либо другой компьютерной архитектуры в симуляторе компьютерной архитектуры; или внутри ПЛИС в качестве мягкого микропроцессора; Или оба — перед тем, как совершить окончательную аппаратную форму. Такие процессоры выполняют все команды, простые и сложные, за большое количество тактов. Команд в таких процессорах много, и бывает, что компиляторы верхнего уровня очень редко используют все команды. RISC англ. Такие процессоры работают быстрее, чем CISC архитектура, за счет упрощения архитектуры и сокращения количества команд, но для выполнения сложной команды, она составляется из набора простых, что увеличивает время выполнения команды за большее количество тактов. MISC англ. Такие процессоры имеют минимальное количество команд, все команды простые и требуют небольшого количества тактов на выполнение, но если выполняются сложные вычисления, например с числами с плавающей запятой, то такие команды выполняются за большое количество тактов, превышающее CISC и RISC архитектуры. VLIW англ. Такие процессоры получили широкое применение в цифровой обработке сигналов. По принципу разделения памяти[править править код] Joseph D. Dumas II. David A. Patterson, John L. Дэвид Харрис, Сара Харрис. Архитектура компьютера. Компьютерная техника развивается быстрыми темпами. Вычислительные устройства становятся мощнее, компактнее, удобнее, однако в последнее время повышение производительности устройств стало большой проблемой. В 1965 году Гордон Мур один из основателей Intel пришёл к выводу, что «количество транзисторов, размещаемых на кристалле интегральной схемы, удваивается каждые 24 месяца». Первые разработки в области создания многопроцессорных систем начались в 70-х годах. Фундаментальные законы физики остановили этот процесс: чипы стали перегреваться, технологический стал приближаться к размерам атомов кремния. Все эти факторы привели к тому, что: увеличились токи утечки, вследствие чего повысилось тепловыделение и потребляемая мощность. Производительность снижалась из-за задержки обращения к оперативной памяти и загрузке данных в кэш. Оно означает неэффективность архитектуры процессора при выполнении какой-либо программы. Многопроцессорные системы как один из способов решения проблемы не получили широко применения, так как требовали дорогостоящих и сложных в производстве многопроцессорных материнских плат. Исходя из этого, производительность повышалась иными путями. Эффективной оказалась концепция многопоточности — одновременная обработка нескольких потоков команд. Hyper-Threading Technology HTT или технология сверхпоточной обработки данных, позволяющая процессору на одном ядре выполнять несколько программных потоков. Именно HTT по мнению многих специалистов стала предпосылкой для создания многоядерных процессоров. Выполнение процессором одновременно несколько программных потоков называется параллелизмом на уровне потоков TLP —thread-level parallelism. Для раскрытия потенциала многоядерного процессора исполняемая программа должна задействовать все вычислительные ядра, что не всегда достижимо. Старые последовательные программы, способные использовать лишь одно ядро, теперь уже не будут работать быстрее на новом поколении процессоров, поэтому в разработке новых микропроцессоров всё большее участие принимают программисты. Общие понятия Архитектура в широком смысле — это описание сложной системы, состоящей из множества элементов. В процессе развития полупроводниковые структуры микросхемы эволюционируют, поэтому принципы построения процессоров, количество входящих в их состав элементов, то, как организовано их взаимодействие, постоянно изменяются. Таким образом, CPU с одинаковыми основными принципами строения, принято называть процессорами одной архитектуры. А сами такие принципы называют архитектурой процессора или микроархитектурой. Микропроцессор или процессор — это главный компонент компьютера. Он обрабатывает информацию, выполняет программы и управляет другими устройствами системы. От мощности процессора зависит, насколько быстро будут выполняться программы. Ядро — основа любого микропроцессора. Оно состоит из миллионов транзисторов, расположенных на кристалле кремния.
Гипотетически, допустим, для сборки одного шкафа для посуды команде из пяти человек требуется 20 суммарных часов, то есть за один день работы у команды получается два шкафа. Удвоить количество людей, работающих над одним шкафом, будет сложно, поскольку они начнут сталкиваться друг с другом и создавать другие проблемы, но можно организовать две группы, работающие параллельно, и они смогут делать по четыре шкафа в день. Соотношение: десять человек работают над четырьмя шкафами в день. Одним из открытий Форда в области автомобилестроения было то, что процесс создания автомобиля можно значительно упростить с помощью сборочного конвейера, на котором сегодня работает большинство заводов. Вместо того чтобы делать по одному предмету мебели от начала до конца, используйте несколько этапов сборки. Вместо того чтобы над каждым этапом работали группы из пяти человек, каждый этап могут выполнять два человека. Пусть каждый этап занимает одинаковое количество времени и труда, например, пять этапов по 0,8 часа каждый. На первом этапе выполняются первые шаги, затем части шкафа переходят на второй этап, а на первом этапе начинается сборка нового шкафа. Далее второй этап заканчивает работу и переходит ко второму шкафу, первый этап приступает к третьему шкафу, а третий этап работает над первым шкафом. И так далее, пока на всех пяти станциях не будет работать пять шкафов в разном состоянии сборки. Над сборкой мебели, как и раньше, работают десять человек. На изготовление первого шкафа по-прежнему уходит четыре часа с момента запуска, но после того как заработала полная сборочная линия, производительность значительно возросла. Теперь десять человек производят десять шкафов в день вместо четырех. Представьте себе 480 этапов, каждый из которых занимает одну минуту. Первая деталь проходит все этапы и требует восьми часов, но вторая готова через минуту, и завод может выпускать 480 единиц продукции ежедневно. Разумеется, 480-ступенчатая сборочная линия требует и множества других дополнительных устройств. Это может быть конвейерная система, рабочие места для 480 этапов, а также линии подачи деталей, необходимых на каждом этапе. Сборочные линии требуют больше места, но повышение эффективности оправдывает себя. Однако существует потенциальная проблема: что делать, если фабрика производит несколько видов мебели, например, шкафы, столы, стулья, письменные столы и кровати? Сборка каждого из них имеет сходство, но не во всех случаях используются одни и те же этапы или детали, поэтому при переходе на новый тип мебели необходимо перенастраивать сборочную линию. Гипотетическая фабрика начинает с производства шкафов, в течение одного дня набирает обороты, а затем выпускает 480 шкафов в день. Затем руководство решает, что сейчас лучше делать столы, поэтому все детали шкафа меняются на детали стола, этапы перенастраиваются, и еще один день уходит на наращивание темпов. В худшем случае, когда перед переходом на другой тип мебели изготавливается только один экземпляр, это будет крайне неэффективно. Перенастройка этапов также может осуществляться сразу после завершения изготовления последней детали, что позволит сократить время наращивания производства до одного дня. Но это все гипотезы, поэтому давайте двигаться дальше. На данном этапе в нашей линии сборки мебели возникает несколько проблем. Во-первых, на сколько этапов можно разбить процесс, прежде чем он станет нелепым? Переконфигурирование под разные типы мебели также проблематично, поскольку некоторые предметы проще изготовить — например, столы по сравнению со шкафами. Почему бы вместо одной сборочной линии на фабрике, производящей один тип мебели, не организовать пять или десять производственных линий, каждая из которых была бы приспособлена к изготовлению мебели разной сложности? И каждая линия может быть настроена на удовлетворение рыночного спроса — например, фабрика может производить в четыре раза больше стульев в день, чем столов, но такое же количество столов и шкафов. При резком повышении спроса на один конкретный товар скажем, на столы все соответствующие линии могут на время переключиться на этот тип мебели. Эта аналогия звучит невероятно запутанно даже в моей голове, но как только я приведу эквивалент процессора, многое из этого станет более понятным. Это промышленный эквивалент современных процессорных конвейеров. Эквивалент конвейера процессора Все эти конвейеры могут показаться странными, когда речь идет об архитектуре процессоров, но, хотя сборочные линии, вероятно, не собираются регулярно менять типы производства, способ обработки инструкций в процессорах действительно имеет много общего с этим гипотетическим заводом. Поскольку каждая инструкция использовала все ресурсы, чипы часто были ограничены наиболее сложными инструкциями, которые можно было выполнить, а некоторые сложные инструкции могли занимать много тактов. Тактовая частота в эпоху 386 достигала 30-50 МГц, а в эпоху 286 — 12-16 МГц. Жесткая конвейеризация в микросхемах 486 и более поздних означает, что каждый этап занимает одинаковое время, и уменьшает зависимость от буферов и других технологий. Классический 5-ступенчатый конвейер процессора.
Помимо этого, в процессор был добавлен блок предсказания ветвлений, а модуль вычислений с плавающей запятой стал более производительным. При этом для их работы требовалось напряжение 5 В, поэтому они сильно грелись. Также первые «пни» прославились неправильной работой блока вычислений с плавающей запятой, который в некоторых случаях при выполнении деления чисел выдавал неверный результат. Поэтому вскоре Intel запустила в продажу процессоры с исправленной архитектурой P54C. Производство новых процессоров было переведено на 0,6-мкм техпроцесс. Сами кристаллы теперь работали с напряжением 3,3 В, что позволило решить проблему с перегревом. Что касается изменений на уровне архитектуры, то в P54C был добавлен полуторный множитель — отныне процессоры работали на более высокой частоте, чем системная шина. Также P54C устанавливались в разъемы Socket 5 или Socket 7. В отличие от P5, которые поддерживали только Socket 4. Сама архитектура P54C еще раз получила обновление в 1995 году, когда была переведена на 350-нм техпроцесс. Это позволило вновь снизить энергопотребление кристаллов, а также увеличить их тактовую частоту до 200 МГц. Ключевым нововведением стала поддержка набора команд MMX MultiMedia eXtension , которые значительно увеличили производительность архитектуры при работе с мультимедиа. А новые процессоры так и именовались — Pentium MMX. Однако это стало не единственным улучшением платформы. Объем кэш-памяти первого уровня был увеличен до 32 Кбайт, а производство Pentium MMX было переведено на 0,28-мкм техпроцесс. Это позволило нарастить частоту процессоров до 233 МГц. На этом развитие ядра P5 для настольных систем завершилось. В начале 90-х дубликаты AMD были настолько хороши, что компанию начали рассматривать как серьезного игрока на рынке. И в 1996 году была представлена платформа K5, которая должна была составить конкуренцию Intel Pentium. Это было возможно благодаря наличию в процессоре транслятора, который разбивал длинные инструкции на простые RISC-операции. Все K5 имели пять целочисленных блоков и один блок вычислений с плавающей запятой. Также архитектура предусматривала наличие блока предсказаний ветвлений, размер которого был в четыре раза больше, чем у Pentium. Объем кэш-памяти инструкций составлял 16 Кбайт, а данных — 8 Кбайт. Тактовая частота процессоров варьировалась от 75 МГц до 133 МГц. Несмотря на то, что по многим характеристикам архитектура превосходила Pentium, на практике процессоры K5 уступали решениям Intel и не получили широкого распространения. Для разбиения сложных операций на простые в процессорах имелся специальный декодер. P6 являлась суперскалярной и поддерживала изменения порядка выполнения операций. Ее конвейер имел целых 12 стадий. Также в архитектуре был предусмотрен блок предсказания ветвлений. Процессоры использовали двойную независимую шину, которая значительно увеличила пропускную способность памяти. P6 имела самый производительный на то время блок вычислений с плавающей запятой. В том же 1995 году были представлены процессоры следующего поколения Pentium Pro. Кристаллы работали на частоте 150-200 МГц, имели 16 Кбайт кэш-памяти первого уровня и до 1 Мбайт кэша второго уровня. Во многом из-за этого чипы уступали в производительности процессорам Pentium в 16-битных приложениях. В настольном сегменте Pentium Pro откровенно провалились, и вскоре Intel «переквалифицировала» их в серверные. А для обычных пользователей в 1997 году были представлены Pentium II. Второе поколение «пней» базировалось на том же ядре P6 с кодовым именем Klamath , которое использовалось в процессорах Pentium Pro. По сравнению с Pentium у второго поколения кристаллов объем кэш-памяти первого уровня был увеличен до 32 Кбайт.
Intel представила APX — расширения архитектуры x86-64, которые ускорят любое ПО
Относится к семейству ARMv8. Cortex A53 Cortex A35. Модификация предыдущей микроархитектуры, отличающаяся сниженными производительностью и энергопотреблением. Принадлежит к семейству ARMv8.
Cortex A35 Cortex A72. Высокопроизводительная микроархитектура ARM, сочетающая короткий конвейер и расширенный набор инструкций, а также поддерживающая увеличенный кэш. В сравнении с A53 — обеспечивает более высокую производительность, но также расходует больше энергии.
Тоже принадлежит к серии ARMv8. Cortex A72 Cortex A73. Развитие предыдущей версии, сохраняет основные принципы этой архитектуры, но является более продуктивной и энергоэффективной.
Cortex A73 Apple. Apple используют в своих процессорах модификации ARMv8, но усовершенствованные. Точных спецификаций американцы не раскрывают, но известно о поддержке дополнительных инструкций и удлиненном конвейере.
Актуальная микроархитектура, основанная на ARMv8, созданная Qualcomm. Отличается расширенным набором инструкций и удлиненным конвейером. Применяется во флагманских чипах Snapdragon, например, 821.
Еще одна микроархитектура, производная от архитектуры ARMv8.
Задачей чипмейкеров стало в производственных масштабах как можно плотнее разместить транзисторы друг возле друга, добившись уменьшенного технологического процесса. Компьютер, совместимый с универсальным программным кодом. Набор инструкций для одной модели процессора мог использоваться и для другой. Появление первых микропроцессоров. Однокристальный процессор от Intel. Intel 4004 — 10 мкм ТП, 2 300 транзисторов, 740 КГц. Тактовая частота около 5 000 кГц.
Именно этот процессор использовался в компьютере Altair-8800. Тактовая частота 6 МГц. Тактовая частота до 8 МГц. Тактовая частота около 25 МГц. Система команд x86, которая используется и сегодня. Тактовая частота — до 25 МГц. Частота — до 12,5 МГц. Этот процессор использовался в компьютере Apple Lisa.
Частота — до 33 МГц в версии 386SX. Казалось бы, продолжать список можно было бы до бесконечности, но тут инженеры Intel столкнулись с серьезной проблемой. Закон Мура или как чипмейкерам жить дальше На дворе конец 80-х. Еще в начале 60-х один из основателей компании Intel Гордон Мур формулировал так называемый «Закон Мура». Звучит он так: Каждые 24 месяца количество транзисторов, размещенных на кристалле интегральной схемы, удваивается. Назвать этот закон законом сложно. Вернее будет окрестить его эмпирическим наблюдением. Сопоставив темпы развития технологий, Мур сделал вывод, что может сформироваться подобная тенденция.
Но уже во время разработки четвертого поколения процессоров Intel i486 инженеры столкнулись с тем, что уже достигли потолка производительности и больше не могут разместить большее количество процессоров на той же площади. На тот момент технологии не позволяли этого. В качестве решения был найден вариант с использованием рядом дополнительных элементов: кэш-памяти; встроенного сопроцессора; множителя. Часть вычислительной нагрузки ложилась на плечи этих четырех узлов. В результате, появление кэш-памяти с одной стороны усложнило конструкцию процессора, с другой — он стал значительно мощнее. Процессор Intel i486 состоял уже из 1,2 млн транзисторов, а максимальная частота его работы достигла 50 МГц. В 1995 году к разработке присоединяется компания AMD и выпускает самый быстрый на тот момент i486-совместимый процессор Am5x86 на 32-битной архитектуре. Изготавливался он уже по 350 нанометровому техпроцессу, а количество установленных процессоров достигло 1,6 млн штук.
Тактовая частота повысилась до 133 МГц. Но гнаться за дальнейшим наращиванием количества установленных на кристалле процессоров и развитии уже утопической архитектуры CISC Complex Instruction Set Computing чипмейкеры не решились. Вместо этого американский инженер Дэвид Паттерсон предложил оптимизировать работу процессоров, оставив лишь самые необходимые вычислительные инструкции.
Размер команды на рис. Однако это не означает, что размер команды пропорционален количеству АЛУ. Если предположить, что команда имеет 32 разряда, добавление АЛУ потребует 4—5 разрядов для выбора операции, а дополнительному мультиплексору понадобится 2—3 разряда в зависимости от количества его входов.
Преимущество VLIW заключается в возможности выполнения нескольких операций за один такт. Однако это формальное преимущество не всегда можно применить на практике. Для того чтобы параллельно выполнить несколько операций, для них должны быть готовы данные. Если типичные целевые алгоритмы предусматривают в основном линейные последовательности команд, в которых вычисленный результат используется как операнд следующей команды, дополнительные АЛУ, скорее всего, будут простаивать. Поэтому для VLIW большую роль играют предварительные исследования алгоритмов и возможности имеющегося компилятора. Архитектура VLIW имеет разновидность, отмечающую тот факт, что в процессоре происходит прямое управление всеми вычислительными и коммутационными устройствами.
Если для VLIW-процессоров часто использовались аппаратные планировщики, обеспечивавшие автоматический выбор операндов для АЛУ по мере их готовности, то в EPIC делается больший акцент на возможности компилятора по прямому управлению всеми устройствами процессора. Как и для VLIW, сам факт применения архитектуры EPIC не позволяет достичь увеличения производительности, если особенности выполняемой программы не предполагают параллельных вычислений. Пример 6. Однако в цифровой схемотехнике известно, что конвейеризация позволяет разбить критические пути распространения сигнала на отдельные стадии и тем самым увеличить тактовую частоту. Такой подход повышает латентность и в определенный момент все же заставит вводить такты ожидания, если будет происходить существенная зависимость по данным. Однако для целого ряда приложений, например мультимедийных, или в более широком смысле для задач цифровой обработки сигналов можно использовать сильно конвейеризованные схемы для обработки потока входных значений.
Увеличение количества стадий конвейера наблюдалось в процессорах Intel Pentium. Следует отметить, что тактовые частоты Pentium IV при этом достигали 3—4 ГГц, что сопровождалось и ростом потребляемой мощности до 120 Вт. Недостатком сильно конвейеризованной архитектуры является чрезмерное возрастание сложности контроля зависимости по данным. В длинном конвейере перед чтением данных из регистра необходимо проверять, что ни одна из стадий конвейера не занимается выполнением операции, которая при своем завершении обновит этот регистр. Подход data bypass имеет здесь ограниченное применение, поскольку может быть необходима передача данных не просто на предыдущую стадию, а на стадию, отстоящую достаточно далеко по конвейеру. В конечном итоге конвейеризация имеет двойственный эффект.
С одной стороны, при конвейеризации тракта данных возрастает его тактовая частота однако этот процесс рано или поздно войдет в насыщение, поскольку сложно обеспечить совершенно равномерное разбиение тракта данных на стадии. С другой — добавление стадий конвейера усложняет проверки, поэтому частота системы управления, контролирующей возможность передачи данных на каждую из стадий, будет падать. Этот процесс условно показан на рис. Впрочем, нужно отметить, что рисунок не соответствует какой-то определенной архитектуре. На рис. Пример зависимости максимальной тактовой частоты от степени конвейеризации проекта.
Несбалансированная архитектура Особенности архитектуры процессора и соотношение характеристик его основных компонентов могут приводить к необоснованным потерям времени. В процессе работы возможны следующие ситуации: 1. Процессор загружен или частично загружен. Это означает, что функциональные узлы процессора регистры, АЛУ, интерфейсы памяти имеют доступ к актуальным данным для обработки. Задержка латентности доступа. Процессор простаивает из-за задержки доступа к памяти или иным ресурсам.
Этот вид задержки не может быть существенно уменьшен техническими средствами из-за объективного характера латентности при доступе к памяти. Задержка, вызванная недостаточной пропускной способностью интерфейсов. Процессор простаивает из-за допущенных архитектурных просчетов — интерфейсы памяти и внешних устройств имеют недостаточную для характерной нагрузки процессора пропускную способность и не могут обеспечить обмен данными с требуемой интенсивностью. Пример 8. Программный обход блокировок конвейера Если в процессоре использовать данные прежде, чем они пройдут все стадии конвейера, возникнет логическая ошибка в виде применения старого значения сигнала. Но формально такая ситуация допустима с точки зрения схемотехники.
Как правило, блокировка конвейера разрешается схемотехнически, и выполнение последующих команд приостанавливается, если требуемые данные еще не готовы. Однако можно договориться, что подобных ситуаций просто не возникнет, и разрешить проблему программным путем, постоянно избегая блокировок. Без аппаратного разрешения данной ситуации поведение процессора окажется непредсказуемым. В простейшем случае после команды 1 можно поставить Nop нет операции , что также даст дополнительный такт на обновление R0. Формально те же действия по вставке дополнительного холостого цикла выполняет процессор с аппаратным разрешением блокировок по данным а процессоры с out-of-order выполнением команд реализуют аппаратную перестановку команд самостоятельно в ходе работы. Программный обход блокировок конвейера в чем-то подобен отложенным переходам.
В процессорах с отложенным переходом команды, уже находящиеся в конвейере, будут выполнены даже при необходимости нарушить последовательное выполнение, однако разрешение этой проблемы переложено на компилятор. Простейшим приемом является размещение нужного количества команд Nop после команды перехода. Отличительной чертой такого подхода является крайнее упрощение схемы управления работой конвейера. Это позволяет повысить тактовую частоту, несколько снизить объем ресурсов, а главное — упростить и ускорить процесс проектирования. По сути, контроль готовности данных в таком процессоре отсутствует, а потенциальные проблемы нужно разрешать в компиляторе, который должен соответствующим образом чередовать и переставлять команды. Пример 9.
Разрядность, не равная степени двойки, для процессоров общего назначения Несмотря на то, что разрядность данных в процессорах обычно кратна 8, в цифровой схемотехнике существуют и другие величины разрядности, легко узнаваемые специалистами соответствующего профиля. Например, разрядность 24 бит характерна для обработки высококачественного звука, 18 бит является стандартной разрядностью входных операндов для блоков «умножение с накоплением» в FPGA.
С учетом технологии Hyper-Threading операционная система будет позиционировать двухъядерный процессор Nehalem как четыре отдельных логических процессора или ядра, а четырехъядерный — как восемь отдельных логических процессоров. В процессорах на базе микроархитектуры Nehalem повышена эффективность выполнения команд по сравнению с процессорами на базе микроархитектуры предыдущего поколения, что позволяет выполнять вычисления без избыточной конвейерной обработки данных. В микроархитектуре Nehalem реализован набор инструкций SSE4. Все компоненты новой микроархитектуры Nehalem разрабатывались с учетом эффективности энергопотребления. То есть в процессорах Nehalem реализованы только энергоэффективные функции. Ну и еще одна инновационная особенность новой микроархитектуры Nehalem заключается в новом подходе к управлению питанием.
Сегодня увеличение числа ядер процессора не приводит к возрастанию эффективности работы приложений, которые не поддерживают обработку нескольких потоков. В данном случае страдает и энергоэффективность, поскольку при выполнении однопоточных приложений применяется только одно ядро многоядерного процессора, а незадействованные ядра «греются» впустую. Микроархитектура Nehalem предусматривает инновационную систему управления питанием и тактовой частотой загруженных и простаивающих ядер, которая позволит в значительной степени сократить расход энергии незадействованными в обработке приложений ядрами, обеспечивая тем самым низкий уровень энергопотребления процессора. Кроме того, подобная система управления питанием позволяет повысить эффективность работы операционной системы и приложений. Ядро процессора на базе микроархитектуры Nehalem Рассмотрев в общих чертах особенности новой микроархитектуры Nehalem и процессора Bloomfield, давайте более детально ознакомимся с особенностями ядра процессора на базе микроархитектуры Nehalem. Новая микроархитектура Nehalem пор сути является развитием микроархитектуры Intel Core, то есть это своего рода улучшенный вариант микроархитектуры Intel Core. Дабы разобраться с тем, какие улучшения были сделаны в микроархитектуре Nehalem в сравнении с архитектурой Intel Core, напомним принцип работы вычислительного ядра процессора на базе микроархитектуры Intel Core. Вычислительное ядро процессора на базе микроархитектуры Intel Core При работе ядра процессора на базе микроархитектуры Intel Core инструкции x86 выбираются из кэша инструкций L1 Instruction Сache размером 32 Кбайт рис.
Команды загружают из кэша блоками фиксированной длины, из которых выделяются инструкции, направляемые на декодирование. Поскольку инструкции x86 имеют переменную длину, а у блоков, которыми команды загружаются из кэша, фиксированная длина, при декодировании команд нужно определить границы между отдельными командами. Структурная схема ядра процессора на базе микроархитектуры Intel Core и Nehalem Информация о размерах команд хранится в кэше инструкций L1 в специальных полях по 3 бита информации на каждый байт инструкций. В принципе, эту информацию для определения границ команд можно было бы использовать в самом декодере непосредственно в процессе декодирования команд. Однако это неизбежно отразилось бы на скорости декодирования, при этом нельзя было бы декодировать одновременно несколько команд. Поэтому перед декодированием производится выделение команд из выбранного блока. Данная процедура называется предварительным декодированием PreDecode. Процедура предварительного декодирования позволяет поддерживать постоянный темп декодирования независимо от длины и структуры команд.
Процессоры с архитектурой Intel Core производят выборку команд 16-байтными блоками, то есть за каждый такт из кэша загружается 16-байтный блок команд. Говоря о процедуре выборки программных инструкций в микроархитектуре Intel Core, необходимо также отметить наличие блока обнаружения программных циклов Loop Stream Detector , который принимает непосредственное участие в процессе выборки инструкций. В любом программном коде практически всегда присутствуют программные циклы. Во избежание повторов в выполнении операций предсказания ветвлений, выборки в процессорах с архитектурой Intel Core используется технология обнаружения циклов Loop Stream Detector. В архитектуре Intel Core применяется буфер Loop Stream Detector на 18 инструкций, причем сам буфер располагается до декодера. То есть в архитектуре Intel Core могут отслеживаться и распознаваться только циклы, содержащие не более 18 инструкций. При обнаружении программного цикла инструкции в цикле пропускают фазы выборки Fetch и предсказания ветвлений в программе Branch Prediction , а сами команды генерируются и поступают в декодер непосредственно из Loop Stream Detector рис. С одной стороны, это позволяет снизить энергопотребление ядра процессора, а с другой — обойти фазу выборки команд.
Если в цикле насчитывается более 18 инструкций, то инструкции каждый раз будут проходить все стандартные шаги. Расположение модуля Loop Stream Detector в процессоре с микроархитектурой Intel Core После операции выборки команды организуются в очередь Instruction Queue , а затем передаются в декодер. При декодировании Decode команды преобразуются в машинные микрооперации micro-op. Декодер ядра процессора с архитектурой Intel Core является четырехканальным и может декодировать в каждом такте до четырех инструкций x86. За каждый такт из кэша загружается 16-байтный блок команд, из которого в процессе предварительного декодирования выделяются отдельные команды. В принципе, длина одной команды может достигать 16 байт, однако средняя длина команд составляет 4 байта. Поэтому в среднем в каждом блоке загружаются четыре команды, которые в случае применения четырехканального декодера одновременно декодируются за один такт. Четырехканальный декодер состоит из трех простых декодеров, декодирующих простые инструкции в одну микрооперацию, и одного сложного, способного декодировать одну инструкцию в четыре микрооперации декодер типа 4-1-1-1.
Для еще более сложных инструкций, которые декодируются более чем в четыре микрооперации, сложный декодер соединен с блоком uCode Sequenser, используемым для декодирования подобных инструкций. Естественно, что декодирование четырех инструкций за такт возможно только в том случае, если в одном 16-байтном блоке содержится не менее четырех инструкций. Однако существуют команды и длиннее 4 байт, и в случае загрузки нескольких таких команд в одном блоке эффективность декодирования снижается. При декодировании инструкций в микроархитектуре Intel Core применяется технология MacroFusion, смысл которой заключается в слиянии двух x86-инструкций в одну. В предыдущих версиях процессорной микроархитектуры каждая инструкция в формате x86 декодировалась независимо от остальных. При использовании технологии MacroFusion некоторые пары инструкций например, инструкция сравнения и условного перехода при декодировании могут быть слиты в одну микроинструкцию micro-op , которая в дальнейшем будет выполняться именно как одна микроинструкция. Отметим, что для эффективного поддержания технологии MacroFusion в архитектуре Intel Core применялись расширенные блоки ALU Arithmetical Logic Unit , способные поддержать выполнение слитых микроинструкций. Отметим также, что без технологии MacroFusion за каждый такт процессора могло декодироваться только четыре инструкции в четырехканальном декодере , при наличии технологии MacroFusion в каждом такте могло считываться пять инструкций, которые за счет слияния преобразуются в четыре и подвергаются декодированию.
Кроме того, на стадии декодирования в микроархитектуре Intel Core также реализована технология слияния микроопераций micro-ops fusion, которая заключается в том, что в ряде случаев две микрооперации сливаются в одну, содержащую два элементарных действия. В дальнейшем две такие слитые микрооперации обрабатываются как одна, что в результате позволяет снизить количество обрабатываемых микроопераций и тем самым увеличить общее число исполняемых процессором инструкций за один такт. После процесса декодирования инструкций x86 начинается этап их исполнения. Переименование регистров позволяет добиться исполнения команд вне очереди. Идея переименования регистров заключается в следующем.
Современные десктопные процессоры архитектуры x86
А это значит, если два процессора будут работать на одинаковой тактовой частоте, победит тот процессор, у которого выше IPC. В процессорах Ice Lake, Intel использует новую архитектуру впервые с 2015 года. Она называется Sunny Cove. Хотя архитектура ARM сохраняет лидирующее положение на рынке RISC-процессоров, RISC-V составляет ей серьезную конкуренцию. В таблице ниже приведены основные различия обеих архитектур. Унаследованные программы, разработанные для старых процессоров, не поддерживающих новые расширения, должны работать без перекомпиляции на новых процессорах аналогичной архитектуры и с той же системой команд, но с множеством расширений. p), а часть – энергоэффективное (efficient - e). Их же называют «большими» и «малыми» соответственно. Если кому-то нужно распознавание изображений, то он реализует эти алгоритмы в «железе». Если кто-то хочет симулировать работу новой аппаратной архитектуры, то перед изготовлением её можно протестировать на FPGA.
Что такое архитектура процессора, какая бывает и используется в смартфонах
Процессор Intel i486 состоял уже из 1,2 млн транзисторов, а максимальная частота его работы достигла 50 МГц. В 1995 году к разработке присоединяется компания AMD и выпускает самый быстрый на тот момент i486-совместимый процессор Am5x86 на 32-битной архитектуре. Своим созданием новая архитектура обязана американскому инженеру Дэвиду Паттерсону, руководителю проекта Berkeley RISC с 1980 по 1984 годы. В рамках данного проекта были разработаны дебютные процессоры новой архитектуры — RISC I и RISC II. рассмотрение основных характеристик современных процессоров; - выделение особенностей современных процессоров. Резкий рост производительности происходит уже на этапе добавления каждого нового иона (кубита) в цепочке. В общем в IonQ рассчитывают увеличить число кубитов в предложенной архитектуре до трёхзначного значения. Устройство и принцип работы процессора. Процессор – это основное устройство ЭВМ, выполняющее логические и арифметические операции, и осуществляющее управление всеми компонентами ЭВМ.
ARM64: как разобраться в архитектуре процессора Android?
Intel отходит от X86-архитектуры, чтобы обеспечить большие вычислительные мощности и энергоэффективность. Новая архитектура называется «конфигурируемый пространственный акселератор» (CSA, Configurable Spatial Accelerator). Основные виды архитектур. По форматам используемых команд (инструкций) можно выделить: CISC–архитектуру, которая относится к процессорам (компьютерам) с полным набором команд (Complete Instruction Set Computer— CISC). Процессоры Pentium 4 изготавливаются по новой архитектуре Intel® NetBurst. В процессорах Pentium 4 кэш 1-го уровня поделен на две части — кэш данных и кэш команд. Существует два типа тактовой частоты — внутренняя и внешняя. Процессоры Pentium 4 изготавливаются по новой архитектуре Intel® NetBurst. В процессорах Pentium 4 кэш 1-го уровня поделен на две части — кэш данных и кэш команд. Существует два типа тактовой частоты — внутренняя и внешняя. кэш данных и кэш команд. Существует два типа тактовой частоты - внутренняя и внешняя. В этой статье мы расскажем о новых процессорах, которые появятся в 2024 году, их технологических особенностях и преимуществах, а также о том, какие компании являются лидерами рынка и какие процессоры подойдут для разных сфер применения.
Архитектура и микроархитектура процессора в чем разница
Рис 1.3 Очевидно, что временной такт процессора, определяемый тактовой час-тотой, должен для обеспечения устойчивой работы элемента в несколько раз превышать время фронта. Компания Apple, с ее переходом к собственным процессорам на архитектуре ARM в компьютерах Mac, представляет яркий пример того, как эффективно можно использовать эту архитектуру в высокопроизводительных системах. Процессоры MIPS основаны на архитектуре RISС (reduced instruction set computing), кото-рая позволяет увеличить быстродей-ствие за счет простых коротких инструк-ций, причем одинакового размера, чтобы их выборка и декодирование про-исходили наиболее быстро. Возможно, AMD представит процессоры на архитектуре Zen 4 (платформа AM5, техпроцесс TSMC N5) с поддержкой DDR5 и PCIe Gen5. По предварительным оценкам они будут на 25–40% быстрее нынешнего поколения на той же тактовой частоте. Спецификации и стоимость производственного узла определят для архитекторов, в какой области они будут создавать микросхемы, бюджет на количество транзисторов и время разработки, которое им потребуется для создания новых конструкций ЦП. SMP (symmetric multiprocessing) – симметричная многопроцессорная архитектура. Главной особенностью систем с архитектурой SMP (рис.5.5) является наличие общей физической памяти, разделяемой всеми процессорами.